

日 本 国 特 許 庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日                      2 0 0 3 年    7 月 2 8 日  
Date of Application:


出 願 番 号                      特 願 2 0 0 3 - 2 8 0 6 0 8  
Application Number:  
[ST. 10/C] :                      [ J P 2 0 0 3 - 2 8 0 6 0 8 ]

出      願      人                      ソニー株式会社  
Applicant(s):

2 0 0 4 年    1 月 2 8 日

特許庁長官  
Commissioner,  
Japan Patent Office

今 井 康 夫



【書類名】 特許願  
【整理番号】 0390478610  
【提出日】 平成15年 7月28日  
【あて先】 特許庁長官殿  
【国際特許分類】 H01L 27/10  
【発明者】  
    【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内  
    【氏名】 西原 利幸  
【発明者】  
    【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内  
    【氏名】 常田 幸寿  
【特許出願人】  
    【識別番号】 000002185  
    【氏名又は名称】 ソニー株式会社  
【代理人】  
    【識別番号】 100086841  
    【弁理士】  
    【氏名又は名称】 脇 篤夫  
【代理人】  
    【識別番号】 100114122  
    【弁理士】  
    【氏名又は名称】 鈴木 伸夫  
【先の出願に基づく優先権主張】  
    【出願番号】 特願2003- 87687  
    【出願日】 平成15年 3月27日  
【手数料の表示】  
    【予納台帳番号】 014650  
    【納付金額】 21,000円  
【提出物件の目録】  
    【物件名】 特許請求の範囲 1  
    【物件名】 明細書 1  
    【物件名】 図面 1  
    【物件名】 要約書 1  
    【包括委任状番号】 9710074  
    【包括委任状番号】 0007553

**【書類名】 特許請求の範囲****【請求項 1】**

強誘電体キャパシタの分極状態によってデータを記憶するメモリセルを有する半導体記憶装置において、

1 回目の読出パルスを上記メモリセルに印加して、記憶データに応じた第 1 の信号を発生させる第 1 の読出ステップと、

上記メモリセルにハイレベル側の信号に相当する参照信号発生用データを書き込む書込ステップと、

2 回目の読出パルスを上記メモリセルに印加して、上記参照信号発生用データに応じた第 2 の信号を発生させる第 2 の読出ステップと、

上記第 2 の信号に基づいて参照信号を発生させる参照信号発生ステップと、

上記第 1 の信号と上記参照信号を比較して、上記メモリセルに記憶されていた上記記憶データを判定する判定ステップと、

を備えたことを特徴とするデータ読出方法。

**【請求項 2】**

上記第 1、第 2 の読出ステップでは、印加する上記読出パルスがハイレベルからローレベルに戻った後の残存信号を用いて上記第 1、第 2 の信号を発生させることを特徴とする請求項 1 に記載のデータ読出方法。

**【請求項 3】**

上記半導体記憶装置は、上記メモリセルと定電圧ノード間に配されたスイッチ手段をさらに有し、

上記書込ステップでは、上記スイッチ手段を導通させることで、上記メモリセルに、ハイレベル側の信号に相当する参照信号発生用データを書き込むことを特徴とする請求項 1 に記載のデータ読出方法。

**【請求項 4】**

上記参照信号発生ステップでは、上記第 2 の信号に応じた上記参照信号の発生は、上記第 2 の信号を略 1/2 に変換することによって行うことを特徴とする請求項 1 に記載のデータ読出方法。

**【請求項 5】**

上記第 1、第 2 の信号は、負荷容量に生じた電位変動に応じて生成され、上記参照信号発生ステップでは、上記第 2 の信号を略同容量の負荷に分配することによって上記参照信号を発生させることを特徴とする請求項 1 に記載のデータ読出方法。

**【請求項 6】**

上記半導体記憶装置は、複数の上記メモリセルの各一端が共通ノード電極に接続されたセルストリング構成とされ、

上記第 1、第 2 の信号は、上記共通ノード電極に生じた電位変動に応じて生成され、

上記参照信号発生ステップでは、上記共通ノード電極を隣接するセルストリングの共通ノード電極と短絡することで、上記共通ノード電極に生じた上記第 2 の信号を略 1/2 に変換して上記参照信号を発生させることを特徴とする請求項 1 に記載のデータ読出方法。

**【請求項 7】**

読み出し対象として選択された際にビット線へ記憶データに応じた電流を流す複数のメモリセルと、上記ビット線と定電圧ノードの間に配された電流供給用トランジスタと、上記電流供給用トランジスタのゲートと上記ビット線の間に配されたスイッチ手段とを有する半導体記憶装置におけるデータ読出方法であって、

上記電流供給用トランジスタのゲートとビット線を短絡し、上記メモリセルから 1 回目の読み出しを行う第 1 の読出ステップと、

上記電流供給用トランジスタのゲートとビット線を切断し、上記メモリセルから 2 回目の読み出しを行う第 2 の読出ステップと、

上記第 2 の読出ステップによって生ずるビット線の電位状態に従って、上記メモリセルに記憶されていた上記記憶データを判定する判定ステップと、

を備えたことを特徴とするデータ読出方法。

【請求項 8】

第 1 のスイッチング素子を介してビット線に接続され、強誘電体キャパシタの分極状態によってデータを記憶するメモリセルと、

上記メモリセルと定電圧ノードとの間に配設された第 2 のスイッチング素子とを備えた半導体記憶装置におけるデータ書込方法であって、

上記第 2 のスイッチング素子を導通させることで、上記ビット線を介することなく上記メモリセルに対してハイレベルのデータを書き込む第 1 の書込ステップと、

上記ビット線にハイレベル又はローレベルの信号を印加し、上記第 1 のスイッチング素子を導通させる第 2 の書込ステップと、

を備えたことを特徴とするデータ書込方法。

【請求項 9】

強誘電体キャパシタの分極状態によってデータを記憶すると共に、各々の一端が、第 1 のスイッチング素子を介してビット線に接続される共通ノード電極に接続されたセルストリング構成を有する複数のメモリセルと、

上記共通ノード電極と定電圧ノードとの間に配設された第 2 のスイッチング素子とを備えた半導体記憶装置におけるデータ書込方法であって、

上記第 2 のスイッチング素子を導通させることで、上記ビット線を介することなく、上記セルストリング構成のうちで選択されたメモリセルに対してハイレベルのデータを書き込む第 1 の書込ステップと、

上記ビット線にハイレベル又はローレベルの信号を印加し、上記第 1 のスイッチング素子を導通させる第 2 の書込ステップと、

を備えたことを特徴とするデータ書込方法。

【請求項 10】

強誘電体キャパシタの分極状態によってデータを記憶するメモリセルと、

読出パルスを上記メモリセルに選択的に印加して、記憶されているデータに応じた信号を発生させるとともに、上記メモリセルに対する 1 回の読出動作において、1 回目及び 2 回目の読出パルスを印加する読出手段と、

上記読出手段によって、選択されたメモリセルに 1 回目の読出パルスが印加されて、該選択されたメモリセルの記憶データに応じた第 1 の信号が発生された後、上記読出手段によって 2 回目の読出パルスが印加される前に、該選択されたメモリセルにハイレベル側の信号に相当する参照信号発生用データを書き込む書込手段と、

上記 2 回目の読出パルスが印加されることによって、上記選択されたメモリセルに記憶された上記参照信号発生用データに応じて発生した第 2 の信号に基づいて参照信号を発生させる参照信号発生手段と、

上記第 1 の信号と上記参照信号を比較して、上記メモリセルに記憶されていた上記記憶データを判定する判定手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項 11】

上記読出手段は、印加する上記読出パルスがハイレベルからローレベルに戻った後の残存信号を用いて上記第 1、第 2 の信号を発生させることを特徴とする請求項 10 に記載の半導体記憶装置。

【請求項 12】

上記メモリセルと定電圧ノード間に配されたスイッチ手段をさらに有し、

上記書込手段は、上記スイッチ手段を導通させることで、上記メモリセルに、ハイレベル側の信号に相当する参照信号発生用データを書き込むことを特徴とする請求項 10 に記載の半導体記憶装置。

【請求項 13】

上記参照信号発生手段は、上記第 2 の信号に応じた上記参照信号を、上記第 2 の信号を略 1/2 に変換することによって発生させることを特徴とする請求項 10 に記載の半導体

記憶装置。

【請求項 14】

上記第 1、第 2 の信号は、負荷容量に生じた電位変動に応じて生成され、上記参照信号発生手段は、上記第 2 の信号を略同容量の負荷に分配することによって上記参照信号を発生させることを特徴とする請求項 10 に記載の半導体記憶装置。

【請求項 15】

複数の上記メモリセルは、各一端が共通ノード電極に接続されたセルストリング構成とされ、

上記第 1、第 2 の信号は、上記共通ノード電極に生じた電位変動に応じて生成され、

上記参照信号発生手段は、上記共通ノード電極を隣接するセルストリングの共通ノード電極と短絡することで、上記共通ノード電極に生じた上記第 2 の信号を略 1/2 に変換して上記参照信号を発生させることを特徴とする請求項 10 に記載の半導体記憶装置。

【請求項 16】

ビット線に接続された複数のメモリセルと、

選択されたメモリセルに対して読出を行い、上記ビット線に上記選択されたメモリセルの記憶データに応じた電流を流すようにされた読出手段と、

上記ビット線と定電圧ノードの間に配された電流供給用トランジスタと、

上記電流供給用トランジスタのゲートと上記ビット線の間に配されたスイッチ手段と、

選択されたメモリセルに対して、上記電流供給用トランジスタのゲートとビット線を短絡した状態において上記読出手段によって 1 回目の読み出しが行われ、さらに、上記電流供給用トランジスタのゲートとビット線を切断した状態において上記読出手段によって 2 回目の読み出しが行われた際に、上記 2 回目の読み出しによって生ずるビット線の電位状態に従って、上記選択されたメモリセルに記憶されていた記憶データを判定する判定手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項 17】

ビット線に接続され、強誘電体キャパシタの分極状態によってデータを記憶するメモリセルと、

上記メモリセルと定電圧ノードとの間に配設され、上記ビット線を介することなく上記メモリセルにハイレベルの信号に相当するデータを書き込む書込手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項 18】

ビット線に接続され、強誘電体キャパシタの分極状態によってデータを記憶すると共に、各々の一端が共通ノード電極に接続されたセルストリング構成を有する複数のメモリセルと、

上記共通ノード電極と定電圧ノードとの間に配設され、上記ビット線を介することなく上記メモリセルにハイレベルの信号に相当するデータを書き込む書込手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項 19】

強誘電体キャパシタの分極状態によってデータを記憶するとともに、第 1 のスイッチング素子を介してビット線に接続され、また第 2 のスイッチング素子を介して定電圧ノードと接続されるメモリセルと、

上記第 2 のスイッチング素子を導通させることで、上記ビット線を介することなく上記メモリセルに対してハイレベルのデータを書き込む第 1 の書込手段と、

上記ビット線にローレベルの信号を印加したうえで、上記第 1 のスイッチング素子を導通させることで、上記メモリセルにローレベルのデータを書き込む第 2 の書込手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項 20】

強誘電体キャパシタの分極状態によってデータを記憶する複数のメモリセルの各々の一端が、第 1 のスイッチング素子を介してビット線に接続され、かつ第 2 のスイッチング素

子を介して定電圧ノードに接続される共通ノード電極に接続されたセルストリング構成を有するメモリユニットと、

上記第 2 のスイッチング素子を導通させることで、上記ビット線を介することなく、上記セルストリング構成のうちで選択されたメモリセルに対してハイレベルのデータを書き込む第 1 の書込手段と、

上記ビット線にローレベルの信号を印加したうえで、上記第 1 のスイッチング素子を導通させることで、上記選択されたメモリセルにローレベルのデータを書き込む第 2 の書込手段と、

を備えたことを特徴とする半導体記憶装置。

## 【書類名】明細書

【発明の名称】データ読出方法、データ書込方法、及び半導体記憶装置

## 【技術分野】

## 【0001】

本発明は例えば強誘電体メモリ等の半導体記憶装置におけるデータ読出方法、データ書込方法、及びそのデータ読出方法又はデータ書込方法を実行する半導体記憶装置に関するものである。

## 【背景技術】

## 【0002】

【特許文献1】米国特許4873664

【特許文献2】特開2002-197857

【特許文献3】特開平9-116107

## 【0003】

近年新規なメモリ材料を用いた、さまざまな半導体メモリが提案されている。これらのメモリの多くは不揮発性でありながらDRAM並の高速動作が可能であり、「次世代メモリ」として今後の応用が有望視されている。

その代表的な例としては、強誘電体メモリが挙げられる。現在主流となっている強誘電体メモリのセル構造と動作については、上記特許文献1に開示されている。

## 【0004】

その実現方法の一例を図16に示す。

図16に示す構造は、メモリセルを一つのアクセストランジスタ $T_a$ と一つの強誘電体キャパシタ $C$ で構成するものであり、強誘電体キャパシタ $C$ の分極方向に従って2値、即ち1ビットを記憶する。

ワード線 $WL$  ( $WL1$ 、 $WL2$ ・・・)には、ワード線デコーダ/ドライバ1によって、アクセスするアドレスに応じた電圧印加が行われる。各メモリセルにおけるアクセストランジスタ $T_a$ のゲート電極には、それぞれ所定のワード線 $WL$ によって電圧印加が行われるため、ワード線 $WL$ の駆動によってメモリセルが選択されることになる。

ワード線 $WL$ と直交する方向にはビット線 $BL$  ( $BL1$ 、 $BL2$ ・・・)が配されている。

ビット線 $BL1$ 、 $BL2$ はセンスアンプ3-1によって電位検出される一対のビット線となる。またビット線 $BL3$ 、 $BL4$ はセンスアンプ3-2によって電位検出される一対のビット線となる。

各メモリセルにおいては、ワード線 $WL$ によってアクセストランジスタ $T_r$ がオンとされることで、それぞれ対応するビット線 $BL$ に接続されることになる。

プレート線 $PL$  ( $PL1$ 、 $PL2$ ・・・)には、プレート線デコーダ/ドライバ2によって所定の電圧印加が行われる。

各メモリセルのキャパシタ $C$ の一端は、それぞれ所定のプレート線 $PL$ が接続される。

## 【0005】

このような構成において、例えば図中(\*)を付したキャパシタ $C$  (\*)、アクセストランジスタ $T_a$  (\*)によるメモリセルからのデータ読出を例に挙げ、また図17のヒステリシスカーブを参照しながら、データ読出動作を説明する。

キャパシタ $C$  (\*)からのデータ読出の際には、ワード線 $WL3$ を選択し、さらにプレート線 $PL2$ にパルスを印加する。すると、当該メモリセルのアクセストランジスタ $T_a$  (\*)はオンとなっているため、強誘電体キャパシタ $C$  (\*)の対向電極に接続されたビット線 $BL1$ に、強誘電体キャパシタ $C$  (\*)からの読出信号が現れる。

## 【0006】

この様子を図17で説明する。横軸は強誘電体キャパシタに印加される電圧、縦軸は分極量を示す。

読み出しの初期状態ではプレート線 $PL2$ 及びビット線 $BL1$ が0Vにイコライズされており、かつビット線 $BL1$ は浮遊状態となっている。

強誘電体キャパシタ  $C$  (\*) は記憶されたデータに従って異なる方向に分極しており、例えばデータ "0" の場合は図 17 の (H0)、データ "1" の場合は (H1) の状態にある。

ここでプレート線 PL2 に電圧  $V_{cc}$  のパルスを印加することで、キャパシタ  $C$  (\*) には略  $V_{cc}$  が印加される。すると、上記いずれの場合でも、分極量は (H2) の状態に移行する。これに伴って初期状態からの分極変異量の差に対応する信号差が "0" と "1" の読み出し信号差としてビット線 BL1 に顕れる。

#### 【0007】

つまり、"1" データが保存され、状態が "H1" にあった場合のみ、強誘電キャパシタ  $C$  (\*) が分極反転し、その反転に相応した信号差がビット線 BL1 に顕れる。具体的にはビット線 BL1 の電位は、分極反転した "1" データ読出時の方が、分極反転しない "0" データ読出時より高くなる。

#### 【0008】

ここで例えば "1" データ保存時の読出信号と "0" データ保存時の読出信号の中間的電位を参照信号として、対となるビット線 BL2 に供給し、読出信号と参照信号を差動型センスアンプ 3-1 で比較することで、上記読出信号が "1" であるか "0" であるかを判定することが出来る。

このような強誘電体キャパシタの分極反転は 1 ナノ秒程度で高速に実行できる。従って強誘電体メモリは不揮発性でありながら DRAM 並のアクセス速度を実現することが可能である。

#### 【0009】

なお、上述の例は所謂折り返しビット線構成について述べたが、他の構成として開放ビット線構成、または対となるビット線を使用せずセンスアンプに直接参照電圧を供給する構成が知られている。これらの場合も、上記動作及びデータ判定の原理は同様である。

#### 【0010】

上記特許文献 2, 3 では、上記強誘電体メモリの集積度をより向上させる手段としてクロスポイント型強誘電体メモリが提案されている。

図 18 にクロスポイント型メモリセルの回路例を示す。

図示するように、セルストリング SS (SS1, SS2...) が、共通ノード電極 NE (NE1, NE2...) に接続された複数 ( $n$  個) のキャパシタ  $C1 \sim Cn$  で構成される。

各セルストリングは、ワード線 WL (WL1...) で制御される FET によるアクセストランジスタ  $Ta$  ( $Ta1, Ta2 \dots$ ) を介してビット線 BL (BL1, BL2...) に接続している。

セルストリング SS を構成する各キャパシタはそれぞれ別個のデータを記憶するものとされ、それぞれ独立したプレート線 PL1 ~ PL $n$  で制御される。

この回路例の場合は、ビット線 BL1 の電位検出はセンスアンプ 3-1 によって行われ、ビット線 BL2 の電位検出はセンスアンプ 3-2 によって行われる。

#### 【0011】

セルストリング SS1 のキャパシタ  $C1$  からのデータ読出を例に挙げる。

この場合、ワード線 WL1 を選択し、プレート線 PL2 ~ PL $n$  を 0 V に固定した状態でプレート線 PL1 にパルスを印加すると、前述と同様の原理で、強誘電体キャパシタ  $C1$  の分極方向に応じてビット線 BL1 に異なる信号が発生する。センスアンプ 3-1 は、このようにビット線 BL1 発生した信号と、別途供給される参照信号を比較することで、読出信号について "1"、"0" の判定を行う。

#### 【0012】

このクロスポイント型セル構成の場合は、一つのアクセストランジスタ  $Ta$  を複数のキャパシタ  $C1 \sim Cn$  が共有するため、実効的にビット当たりの素子数が減少し、コスト低減に有効である。

なお、このクロスポイント型にも、折り返しビット線や開放ビット線等さまざまな構成



のバリエーションが存在するのは言うまでも無い。

#### 【0013】

さらに上記特許文献2には、上記クロスポイント型を発展させ、読出信号を増幅させる機構を持たせたメモリ構成が提案されている。図19にその一例を示す。

セルストリングSSは共通ノード電極NEに接続された複数(n個)の強誘電体キャパシタC1~Cnで構成されており、各キャパシタC1~Cnはそれぞれ別個のデータを記憶し、独立したプレート線PL1~PLnで制御される。

#### 【0014】

また、それぞれFETによる、読出用アクセストランジスタTr、書込用アクセストランジスタTw、センストランジスタTsが設けられる。

センストランジスタTsはディプレッション型のNチャンネルMOS-FETであり、そのゲートは共通ノード電極NEに接続されている。さらにそのソース/ドレインは、一方が例えばグラウンド電位に接続され、他方が読出用アクセストランジスタTrを介してビット線BLに接続されている。

読出用アクセストランジスタTrは、ソース/ドレインの一方がセンストランジスタTsに接続され、他方がビット線BLに接続される。またゲートは読出ワード線WLrに接続され、従って読出用アクセストランジスタTrは、読出ワード線WLrによってオン/オフ制御される。

書込用アクセストランジスタTrは、ソース/ドレインの一方が共通ノード電極NEに接続され、他方がビット線BLに接続される。またゲートは書込ワード線WLwに接続され、従って書込用アクセストランジスタTwは、書込ワード線WLwによってオン/オフ制御される。

#### 【0015】

データ読出時、例えばキャパシタC1からのデータ読出時を例に挙げると、その場合は、読出ワード線WLrを選択し、またプレート線PL2~PLnを0Vに固定した状態でプレート線PL1にパルスを印加する。

これによって強誘電体キャパシタC1の分極方向に応じて共通ノード電極NEに信号が顕れるが、このとき書込ワード線WLwは閉じており(書込用アクセストランジスタTwはオフ)、共通ノード電極NEはビット線BLから切断されている。

即ちセルキャパシタC1からの電荷は直接ビット線BLを駆動するのではなく、センストランジスタTsのゲート電極のみを駆動する。例えばディプレッション型のNMOSであるセンストランジスタTsは、そのゲートの印加電圧に応じてビット線BLを駆動する。即ちこの場合、ビット線BLには共通ノード電極NEに顕れた信号を変換した増幅信号が顕れる。

#### 【0016】

一方、データ書込時においては、書込ワード線WLwが選択され、書込用アクセストランジスタTwがオンとされる。読出用アクセストランジスタTrはオフとなる。すると、共通ノード電極NEはビット線BLと接続されるため、ビット線BLとプレート線をそれぞれ所要の状態に駆動することで、選択された或るキャパシタC(x)に、ビット線BLとプレート線PL(x)の電位差としての適切な電圧が印加され、データが書き込まれる。

#### 【0017】

このような増幅型のメモリは、その信号増幅作用によって、微少な強誘電体キャパシタからも有効に信号をとり出すことが出来、高集積化には極めて有利である。また増幅用の追加回路としてのセンストランジスタTs等は、セルストリングSSの下層の空きシリコン領域に形成できるので、セル面積の増加は無い。

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【0018】

上述の如く、強誘電体メモリは不揮発でありながら、高速な書き換え動作が実現でき、

かつDRAMを凌ぐ大容量も実現できるポテンシャルを持つ。特に図19のように信号増幅機能を持つクロスポイント型では、微細なキャパシタでも大きな信号に増幅されるので、微細化にも有利である。

#### 【0019】

しかしながら、強誘電体キャパシタを微細化していくと、信号ばらつきにより、エラー率が増えるという問題があった。

強誘電体膜は、その結晶の不完全性から、結晶配向や分極量に少なからぬばらつきを持っている。そのようなばらつきは、大きなキャパシタでは平均化されてさしたる問題にならないが、微細化に伴って顕著化する。例えばキャパシタ面積と負荷容量が共に(1/4)になると、信号の平均値はそのままスケールリングされて変わらないが、統計的なばらつきは2倍になる。

このような問題は単に信号を増幅しても、ばらつきも同様に増幅されるため、解決することが出来ない。

なお、このようなばらつきは強誘電成分のばらつきに負うところが大きく、通常ハイレベル側(ここでは"1"データに相当するとする)で特に顕著である。

#### 【0020】

このような信号ばらつきが、データ判定に及ぼす影響を図20の概念図に示す。図においてセル信号CS1、CS2、CS3として各メモリセルの信号レベルを示しているが、●、○で示すように、"0"、"1"ともにばらついている。しかもそれらの信号はデータ保持劣化やディスタープ劣化等により、"0"データと"1"データが接近する方向に×、△として示すように変化していく。例えばセル信号CS1の場合では、状態(α)から状態(β)に経時的に変化していく。即ち"0"信号は上昇し、"1"信号は下降して、信号差は小さくなっていく。

#### 【0021】

ここで、メモリセルに記憶されたデータの判定は、"0"と"1"の中間レベルに相当する一つの参照信号を複数のキャパシタの判定に使用する。その一手法としては、例えばビット線上に参照電位発生用のダミーキャパシタを一つ設け、隣接するビット線上のすべてメモリセルの判定を、そのダミーキャパシタを用いて行う等が提案されている。

しかし図20(a)における参照信号rfを見ると、例えばセル信号CS1の判定には適切なレベルであったとしても、セル信号CS2ではエラーを発生させてしまう。さらに上述のような信号の経時劣化に従って、動作マージンはますます悪化する。

#### 【0022】

このような問題を解決すべく、アクセスしたキャパシタ自体に参照信号を発生させる自己参照と言われる手法が提案されている。これは以下の手順で行われる。

1. まず一回目の読み出しで初期データからの第一の信号を取得した後、一度そのセルにローレベルの信号に相当するデータを書き込む。
2. 二回目の読み出しを行って第二の信号を取得する。
3. 上記第二の信号に一定のオフセット信号を追加したものを参照信号として、第一の信号と比較し、初期データを判定する。

#### 【0023】

このような判定方法では、図20(b)に示すように、各メモリセルごとに、そのローレベル(ここでは"0"データに相当する)の信号から一定のオフセットOFを追加した信号が参照信号rf1、rf2、rf3として与えられる。従って"0"側のばらつきは常に相殺される。

しかし最も問題となる"1"側のばらつきは相殺されない。しかも上記オフセットOFの値がどのメモリセルに対しても一定となるので、各メモリセルごとに最適の信号を与えることはできない。

従って例えば図のようにセル信号CS1に対する参照信号rf1は適切であっても、セル信号CS2に対する参照信号rf2は"1"に近すぎ、一方でセル信号CS3に対する参照信号rf3は"0"側に偏ったレベルとなっている。

## 【0024】

読出データ判定を行うセンスアンプは、各セル信号と参照信号との差分を感知して判定するため、上述のような不均衡があると特定のセルの特定の状態において十分な差分を獲得できず、判定の感度を低下させてしまう。

さらにデータ保持等の経時劣化があった場合、参照として書き込んだ“0”信号は新鮮なものであるため、保持されていた“0”信号より小さくなる。従って小さすぎるオフセットは“0”読み出しでエラーを発生させ、大きすぎるオフセットは“1”読み出しでエラーを発生させる。そのため適切なオフセットOFFの値の設定自体が非常に困難なものになってしまう。

## 【0025】

また、強誘電体メモリには、書込動作に関して次のような課題もある。

現在、強誘電体キャパシタの分極反転には1.5～3Vの電圧印加が必要である。この値の低減には強誘電体膜の薄膜化が必要であるが、キャパシタのリークや耐圧の問題から、容易に実施できない状況である。一方トランジスタの微細化にともなって、チップ内ロジック回路の動作電圧は低下を続けており、メモリ素子と他の回路との動作電圧の不整合が生じることになる。

上記不整合は、微細化してもメモリの書き込みにおける消費電力やアクセス速度を低減できないという問題に直結する。

強誘電体メモリへの“1”書き込みは、例えば上記図16におけるワード線WLをONした状態でビット線BLをハイ、プレート線PLを接地状態にして行う。ビット線BLには通常多くの非選択メモリセルが接続されており、非常に大きな負荷容量を持つので、この充放電がメモリアクセスにおける電力消費の殆どを占める。

ここで例えばチップ内部のロジックが1.0Vで動作可能でも、セルキャパシタを分極反転させるため、ビット線には1.5～3Vを印加する必要性が生ずる。従ってその充放電に要する消費電力は何倍にも増加してしまう。しかもその電位まで完全に充電しきらないと書き込み動作に移れないので、書込アクセス時間も長くなる。

## 【課題を解決するための手段】

## 【0026】

本発明はこのような問題に鑑みて、例えば強誘電体メモリを用いた半導体記憶装置において、その読み出しにおける動作マージンを飛躍的に拡大させ、誤読み出しを防止すること、及びそのような読み出しを高速かつ低消費電力で実行できるメモリセル構成、およびデータ読出方法を提案することを目的とする。さらに書き込み動作を高速かつ低消費電力で実行するメモリセル構成及び書込方法を提案するものである。

## 【0027】

本発明のデータ読出方法は、強誘電体キャパシタの分極状態によってデータを記憶するメモリセルを有する半導体記憶装置において、1回目の読出パルスを上記メモリセルに印加して、記憶データに応じた第1の信号を発生させる第1の読出ステップと、上記メモリセルにハイレベル側の信号に相当する参照信号発生用データを書き込む書込ステップと、2回目の読出パルスを上記メモリセルに印加して、上記参照信号発生用データに応じた第2の信号を発生させる第2の読出ステップと、上記第2の信号に基づいて参照信号を発生させる参照信号発生ステップと、上記第1の信号と上記参照信号を比較して、上記メモリセルに記憶されていた上記記憶データを判定する判定ステップとを備える。

特に好ましくは、上記第1、第2の読出ステップでは、印加する上記読出パルスがハイレベルからローレベルに戻った後の残存信号を用いて上記第1、第2の信号を発生させる。

また上記半導体記憶装置においては、メモリセルと定電圧ノード間に配されたスイッチ手段をさらに有し、上記書込ステップでは、上記スイッチ手段を導通させることで、上記メモリセルに、ハイレベル側の信号に相当する参照信号発生用データを書き込む。

また上記参照信号発生ステップでは、上記第2の信号に応じた上記参照信号の発生は、上記第2の信号を略1/2に変換することによって行う。

また上記第1、第2の信号は、負荷容量に生じた電位変動に応じて生成され、上記参照信号発生ステップでは、上記第2の信号を略同容量の負荷に分配することによって上記参照信号を発生させる。

また上記半導体記憶装置においては、複数の上記メモリセルの各一端が共通ノード電極に接続されたセルストリング構成とされ、上記第1、第2の信号は、上記共通ノード電極に生じた電位変動に応じて生成され、上記参照信号発生ステップでは、上記共通ノード電極を隣接するセルストリングの共通ノード電極と短絡することで、上記共通ノード電極に生じた上記第2の信号を略1/2に変換して上記参照信号を発生させる。

#### 【0028】

また本発明のデータ読出方法は、読み出し対象として選択された際にビット線へ記憶データに応じた電流を流す複数のメモリセルと、上記ビット線と定電圧ノードの間に配された電流供給用トランジスタと、上記電流供給用トランジスタのゲートと上記ビット線の間に配されたスイッチ手段とを有する半導体記憶装置におけるデータ読出方法である。そして上記電流供給用トランジスタのゲートとビット線を短絡し、上記メモリセルから1回目の読み出しを行う第1の読出ステップと、上記電流供給用トランジスタのゲートとビット線を切断し、上記メモリセルから2回目の読み出しを行う第2の読出ステップと、上記第2の読出ステップによって生ずるビット線の電位状態に従って、上記メモリセルに記憶されていた上記記憶データを判定する判定ステップとを備える。

#### 【0029】

本発明のデータ書込方法は、第1のスイッチング素子を介してビット線に接続され、強誘電体キャパシタの分極状態によってデータを記憶するメモリセルと、上記メモリセルと定電圧ノードとの間に配設された第2のスイッチング素子とを備えた半導体記憶装置におけるデータ書込方法である。そして、上記第2のスイッチング素子を導通させることで、上記ビット線を介することなく上記メモリセルに対してハイレベルのデータを書き込む第1の書込ステップと、上記ビット線にハイレベル又はローレベルの信号を印加し、上記第1のスイッチング素子を導通させる第2の書込ステップとを備える。

#### 【0030】

また本発明のデータ書込方法は、強誘電体キャパシタの分極状態によってデータを記憶すると共に、各々の一端が、第1のスイッチング素子を介してビット線に接続される共通ノード電極に接続されたセルストリング構成を有する複数のメモリセルと、上記共通ノード電極と定電圧ノードとの間に配設された第2のスイッチング素子とを備えた半導体記憶装置におけるデータ書込方法である。そして、上記第2のスイッチング素子を導通させることで、上記ビット線を介することなく、上記セルストリング構成のうちで選択されたメモリセルに対してハイレベルのデータを書き込む第1の書込ステップと、上記ビット線にハイレベル又はローレベルの信号を印加し、上記第1のスイッチング素子を導通させる第2の書込ステップとを備える。

#### 【0031】

本発明の半導体記憶装置は、強誘電体キャパシタの分極状態によってデータを記憶するメモリセルと、読出パルスを上記メモリセルに選択的に印加して、記憶されているデータに応じた信号を発生させるとともに、上記メモリセルに対する1回の読出動作において、1回目及び2回目の読出パルスを印加する読出手段と、上記読出手段によって、選択されたメモリセルに1回目の読出パルスが印加されて、該選択されたメモリセルの記憶データに応じた第1の信号が発生された後、上記読出手段によって2回目の読出パルスが印加される前に、該選択されたメモリセルにハイレベル側の信号に相当する参照信号発生用データを書き込む書込手段と、上記2回目の読出パルスが印加されることによって、上記選択されたメモリセルに記憶された上記参照信号発生用データに応じて発生した第2の信号に基づいて参照信号を発生させる参照信号発生手段と、上記第1の信号と上記参照信号を比較して、上記メモリセルに記憶されていた上記記憶データを判定する判定手段とを備える。

また本発明の半導体記憶装置は、ビット線に接続された複数のメモリセルと、選択され

たメモリセルに対して読出を行い、上記ビット線に上記選択されたメモリセルの記憶データに応じた電流を流すようにされた読出手段と、上記ビット線と定電圧ノードの間に配された電流供給用トランジスタと、上記電流供給用トランジスタのゲートと上記ビット線の間に配されたスイッチ手段と、選択されたメモリセルに対して、上記電流供給用トランジスタのゲートとビット線を短絡した状態において上記読出手段によって1回目の読み出しが行われ、さらに、上記電流供給用トランジスタのゲートとビット線を切断した状態において上記読出手段によって2回目の読み出しが行われた際に、上記2回目の読み出しによって生ずるビット線の電位状態に従って、上記選択されたメモリセルに記憶されていた記憶データを判定する判定手段とを備える。

また本発明の半導体記憶装置は、強誘電体キャパシタの分極状態によってデータを記憶するビット線に接続されたメモリセルと、上記メモリセルと定電圧ノードとの間に配設され、上記ビット線を介することなく上記メモリセルにハイレベルの信号に相当するデータを書き込む書込手段とを備える。

また本発明の半導体記憶装置は、ビット線に接続され、強誘電体キャパシタの分極状態によってデータを記憶すると共に、各々の一端が共通ノード電極に接続されたセルストリング構成を有する複数のメモリセルと、上記共通ノード電極と定電圧ノードとの間に配設され、上記ビット線を介することなく上記メモリセルにハイレベルの信号に相当するデータを書き込む書込手段とを備える。

#### 【0032】

また本発明の半導体記憶装置は、強誘電体キャパシタの分極状態によってデータを記憶するとともに、第1のスイッチング素子を介してビット線に接続され、また第2のスイッチング素子を介して定電圧ノードと接続されるメモリセルと、上記第2のスイッチング素子を導通させることで、上記ビット線を介することなく上記メモリセルに対してハイレベルのデータを書き込む第1の書込手段と、上記ビット線にローレベルの信号を印加したうえで、上記第1のスイッチング素子を導通させることで、上記メモリセルにローレベルのデータを書き込む第2の書込手段とを備える。

また本発明の半導体記憶装置は、強誘電体キャパシタの分極状態によってデータを記憶する複数のメモリセルの各々の一端が、第1のスイッチング素子を介してビット線に接続され、かつ第2のスイッチング素子を介して定電圧ノードに接続される共通ノード電極に接続されたセルストリング構成を有するメモリユニットと、上記第2のスイッチング素子を導通させることで、上記ビット線を介することなく、上記セルストリング構成のうちで選択されたメモリセルに対してハイレベルのデータを書き込む第1の書込手段と、上記ビット線にローレベルの信号を印加したうえで、上記第1のスイッチング素子を導通させることで、上記選択されたメモリセルにローレベルのデータを書き込む第2の書込手段とを備える。

#### 【0033】

即ち以上のような本発明では、データ読出の際には、メモリセルに対して一回目の初期データ読み出しを行った後、ローレベルではなくハイレベルの信号に相当するデータを元のセルに書き込み、そこで読み出した信号を基準に参照信号を発生させ、初期データの判定に使用するものである。

さらには、上記第1、第2の信号にはパルス印加後の残存信号を使用し、さらに望ましくは参照信号の発生は2回目に読み出したハイレベルの信号を略1/2に変換することによって行う。

また、参照信号の発生は2回目に読み出したハイレベルの信号を、信号ノードと略同容量の負荷に分配することにより行う。

また、上述の動作を高速かつ効率的に実施し得るメモリセル機構も併せて提案するものである。その一つは、上述した1つのキャパシタと1つのアクセストランジスタから成る構成や、クロスポイント型セルユニットにおいて、ビット線を駆動することなく各キャパシタにハイレベルの信号を書き込む機能を設ける。例えば具体的にはセルの信号ノードに片側を定電圧ノード（電源ソース）に接続したトランジスタを追加接続するなどで実現す

る。

またさらには、増幅型のクロスポイント型メモリにおいて隣接した信号ノード間をショートさせる機能を設ける。

さらに、上述のような自己参照の実現に適した新しいセンス方式も併せて提案するものである。具体的にはビット線に電流供給用トランジスタを設け、そのゲートをビット線に接続した状態で一回目の読み出しを行う。ビット線に流れる電流と同一の電流が該トランジスタを流れる平衡状態で該ゲートをビット線から切断し、浮遊状態にしてその電位を保存し、さらに二回目の読み出しを行う。この時上記電流供給用トランジスタには一回目の読み出し時と同一の電流が流れ、ビット線には一回目読み出しと二回目読み出しの差分に相当する電荷が蓄積されていく。即ちビット線には増幅作用が生じ、容易に一回目と二回目の比較が行われることになる。

#### 【0034】

また本発明では、各メモリセルごとに、第2のスイッチング素子を介して、強誘電体キャパシタを、定電圧ノードに接続できる構成とし、これによってビット線を介する事なく選択キャパシタにハイレベルのデータ（例えば”1”）を書き込めるようにする。そして、強誘電体キャパシタに任意のデータを書き込む際には、まず上記第2のスイッチング素子を介して定電圧ノードからの電圧印加で全選択セルに”1”を書き込み、次にビット線を介して所望のセルのみを”0”に反転させる。

または本発明は上記クロスポイント型のFeRAMにおいて、各メモリユニットごとに、第2のスイッチング素子を介して、セルストリング構成のキャパシタ群の共通ノード電極を定電圧ノードに接続する構成とし、ビット線を介する事なく選択キャパシタに”1”を書き込めるようにする。そして強誘電体キャパシタに任意のデータを書き込む際、まず上記第2のスイッチング素子を介して定電圧ノードからの電圧印加で全選択セルに”1”を書き込み、次にビット線を介して所望のセルのみを”0”に反転させる。

#### 【発明の効果】

#### 【0035】

以上の説明から理解されるように、本発明により以下の効果が奏される。

即ち本発明の半導体記憶装置又はデータ読出方法により、強誘電体メモリにおいてより問題となるハイレベル側のばらつき相殺が可能になり、エラー率を有効に低減できる。

さらにパルス印加後の残存信号の使用と組みあわせることで、ロー側のばらつきも同時に相殺し、敢えてオフセット信号を発生させる必要もなく、各メモリセルごとに最適の参照信号を提供することができるようになる。従って各キャパシタの特性がばらついていても正確な読み出しを行うことが出来る。

さらに参照信号の発生は、容量負荷への分配を用いることで、最小の回路規模で適切に行うことが可能になる。

#### 【0036】

またメモリセルと定電圧ノード間に配されたスイッチ手段を導通させることで、メモリセルに、ハイレベル側の信号に相当する参照信号発生用データを書き込むようにすることで、ビット線を充放電することなく所望のセルにハイレベル信号に相当するデータの書き込みが可能になり、従って参照信号生成のための動作を高速かつ低消費電力で実行することができる。

さらに増幅型のクロスポイントメモリ構成においては、隣接ユニット同士での共通ノード電極の短絡によって、ユニット内部で容易かつ高速に内部信号の参照信号への変換が可能になる。

#### 【0037】

さらにビット線と定電圧ノードの間に配された電流供給用トランジスタと、この電流供給用トランジスタのゲートとビット線の間に配されたスイッチ手段を有するようにし、電流供給用トランジスタのゲートとビット線を短絡した状態でメモリセルから一回目の読み出しを行い、さらに電流供給用トランジスタのゲートとビット線を切断した状態で二回目の読み出しを行い、二回目の読出によって生ずるビット線の電位状態に従って、メモリセ

ルに記憶されていた記憶データを判定するようにすることで、少ない回路規模で確実に自己センシングを行うことが可能になる。

#### 【0038】

また、本発明の半導体記憶装置又はデータ書込方法によれば、負荷の大きいビット線を介することなくメモリセルに"1"を書き込むことが可能になる。また所望のセルの"0"反転にはビット線への高電圧印加は不要である。従ってデータ書き込みの全過程を通してビット線を高電圧で充放電する必要はなくなり、ビット線は例えばロジック回路と同じ電圧で駆動することができる。これによって消費電力を大幅に削減できるとともに、ビット線充放電に要する時間も低減できる。

全選択セルに"1"を書き込む操作はビット線を書き込みデータに応じて所望の電圧に設定する操作と同時に並行して高速に行える。従って"1"書き込み工程の追加によるオーバーヘッドは生ぜず、トータルでも書き込み時間を短縮できる。

#### 【発明を実施するための最良の形態】

#### 【0039】

以下、本発明の実施の形態を説明する。

ここではまず、具体的な実施の形態の構成に先立って本発明のデータ読出の際の信号判定の概念を図1で説明する。

上述のように本発明では、一回目の初期データ読み出しを行った後、ローレベルではなくハイレベルの信号に相当するデータを元のセルに書き込み、そこで読み出した信号を基準に参照信号を発生させ、初期データの判定に使用するものである。

この本発明はハイレベル側の相殺に有効なものであるが、望ましくはローレベル側の信号電位を読み出し前の基準レベルに戻す読み出し手法と組み合わせると、特に有効である。

具体的には、読み出し時において、パルスがハイの状態を読み出すのではなく、パルスがハイからローに戻った状態で残存する信号の読み出しを行えばよい。このような読み出しを行うと、分極反転を伴わないローレベルの信号は、新鮮であればパルス印加前の状態に戻る。一方分極反転がなされたハイレベル側では、その反転分が信号として残る。

パルスがハイからローに戻った時点での各セルの残存信号の状態を図1(a)においてセル信号CS11、CS12、CS13として示す。

上述した図18と同様に、セル信号CS11、CS12、CS13として示す各メモリセルの信号レベルは、●、○で示すように、"0"、"1"ともにばらついている。またそれらの信号はデータ保持劣化やディスタープ劣化等により、"0"データと"1"データが接近する方向に×、△として示すように変化していく。

#### 【0040】

ここで改めてハイレベルの書き込みを行い、それを略1/2に変換した参照信号のレベルが図1(b)の各破線rf11、rf12、rf13として示されている。

このように生成した参照信号レベルは、各キャパシタごとに"0"、"1"の中間付近の最適レベルに設定される。ここで重要なのは、特にデータ保持による経時劣化は"0"、"1"ともにその中間値に向けてほぼ対称に進行する性質を持つことである。

強誘電体キャパシタのこのような性質によって、参照用書き込んだ新鮮なハイレベルを略1/2にすれば、データ保持劣化を起こしたメモリセルに対しても、ほぼ最適参照信号を与えることが可能になる。

つまり、一回目の初期データ読み出しを行った後、ハイレベルの信号に相当するデータを元のセルに書き込み、そこで読み出した信号を基準に参照信号rf11、rf12、rf13を発生させ、初期データの判定に使用することで、エラーの少ないデータ判定が可能となる。

#### 【0041】

なお、キャパシタからのデータ読出のためのパルスをハイからローに戻した際の強誘電体キャパシタの挙動を図2のヒステリシスカーブで説明しておく。

読み出しの初期状態では各々プレート線及びビット線に接続されたキャパシタの両極は

0 V にイコライズされており、かつビット線側は浮遊状態となっている。強誘電体キャパシタは記憶されたデータに従って異なる方向に分極しており、例えば"0"では図2の(H0)、"1"では(H1)の状態にある。

ここでプレート線にVccパルスを印加し、プレート線がハイ状態になると、両キャパシタには略Vccが印加され、両者はともに(H2)の状態に移行する。さらにプレート線をロー状態に落とすと、"0"側はもとの(H0)に戻るが、"1"側は分極反転した電荷分が残存信号となって(H4)に移動する。

なお、この挙動はデータ保持等の劣化の無い新鮮な信号についてのものである。経時劣化がある場合は、図1(a)の( $\gamma$ )の如く"0"側にもいくらかの残存信号が発生し、一方"1"の残存信号は減少する。

#### 【0042】

##### <第1の実施の形態>

図3、図4で第1の実施の形態の構成及び動作を説明する。

図3に示す構造は、メモリセルを一つのアクセストランジスタTaと一つの強誘電体キャパシタCで構成するものであり、強誘電体キャパシタCの分極方向に従って2値、即ち1ビットを記憶する。

ワード線WL(WL1、WL2・・・)には、ワード線デコーダ/ドライバ1によって、アクセスするアドレスに応じた電圧印加が行われる。各メモリセルにおけるアクセストランジスタTaのゲート電極には、それぞれ所定のワード線WLによって電圧印加が行われるため、ワード線WLの駆動によってメモリセルが選択されることになる。

ワード線WLと直交する方向にはビット線BL(BL1、BL2・・・)が配されている。

ビット線BL1、BL2はセンスアンプ3によって電位検出される一対のビット線となる。

各メモリセルにおいては、ワード線WLによってアクセストランジスタTrがオンとされることで、それぞれ対応するビット線BLに接続されることになる。

プレート線PL(PL1、PL2・・・)には、プレート線デコーダ/ドライバ2によって所定の電圧印加が行われる。

各メモリセルのキャパシタCの一端は、それぞれ所定のプレート線PLが接続される。

#### 【0043】

また制御線SL1、SL2、SL3、SL4、SL5、SL6が設けられ、各制御線SLは後述するようにそれぞれ所定のタイミングで駆動される。

例えばPチャンネルMOSFETによるパストランジスタTp1のゲートには制御線SL1が接続される。パストランジスタTp1のソース/ドレインの一端は固定電圧Vccに、他端はビット線BL1に接続されており、パストランジスタTp1が制御線SL1によってオンとされることで、ビット線BL1に電圧Vccを印加する。

また、例えばPチャンネルMOSFETによるパストランジスタTp2のゲートには制御線SL2が接続される。パストランジスタTp2のソース/ドレインの一端は固定電圧Vccに、他端はビット線BL2に接続されており、パストランジスタTp2が制御線SL2によってオンとされることで、ビット線BL2に電圧Vccを印加する。

例えばNチャンネルMOSFETによるパストランジスタTp3a、Tp3bの各ゲートには制御線SL3が接続される。パストランジスタTp3a、Tp3bのソース/ドレインの各一端は接地ノードに接続される。またパストランジスタTp3aの他端はビット線BL1に、パストランジスタTp3bの他端はビット線BL2に、それぞれ接続されている。パストランジスタTp3a、Tp3bが制御線SL3によってオンとされることで、ビット線BL1、BL2は接地される。

#### 【0044】

例えばNチャンネルMOSFETによるパストランジスタTp4のゲートには制御線SL4が接続される。パストランジスタTp4のソース/ドレインは、それぞれビット線BL1、BL2に接続されている。パストランジスタTp4が制御線SL4によってオンと



されることで、ビット線BL1、BL2がショートされる。

例えばNチャンネルMOSFETによるパストランジスタTp5のゲートには制御線SL5が接続される。パストランジスタTp5のソース／ドレインは、ビット線BL2と、センスアンプ3のビット線BL2についての入力ノードNI2に接続されている。パストランジスタTp5が制御線SL5によってオンとされることで、ビット線BL2の電位がセンスアンプ3に入力される。

例えばNチャンネルMOSFETによるパストランジスタTp6のゲートには制御線SL6が接続される。パストランジスタTp6のソース／ドレインは、ビット線BL1と、センスアンプ3のビット線BL1についての入力ノードNI1に接続されている。パストランジスタTp6が制御線SL6によってオンとされることで、ビット線BL1の電位がセンスアンプ3に入力される。

#### 【0045】

このような構成において、例えば図中(\*)を付したキャパシタC(\*)、アクセストランジスタTa(\*)によるメモリセルからのデータ読出を例に挙げ、図4のタイミングチャートに沿ってデータ読出動作を説明する。

図4において読出サイクルを構成する各タイミングをタイミングS1～S9で示す。図4ではこの各タイミングにおけるワード線WL3、プレート線PL2、ビット線BL1、BL2、制御線SL1、SL2、SL3、SL4、SL5、SL6、入力ノードNI1、NI2について、以下の説明に相当する各電圧状態を示している。

#### 【0046】

##### [タイミングS1]

タイミングS1直前の初期状態では、プレート線PL2、ビット線BL1、BL2及び差動型センスアンプ3の入力ノードNI1、NI2は全て0Vにイコライズされている。つまりパストランジスタTp3a、Tp3b、Tp5、Tp6はオン状態である。

図4に示すように、タイミングS1では、選択セルC(\*)のワード線WL3をオンし、キャパシタC(\*)をビット線BL1に接続するとともに、制御線SL3、SL5、SL6をオフとすることでNMOSパストランジスタTp3a、Tp3b、Tp5、Tp6をオフして、ビット線BL1、BL2を浮遊状態にする。

#### 【0047】

##### [タイミングS2]

プレート線PL2にパルスを印加し、強誘電体キャパシタC(\*)からの信号を読み出す。図4に示すようにタイミングS3に至る前にプレート線PL2の印加パルスをハイからローに戻すと、キャパシタC(\*)の記憶データに応じて”0”または”1”の残存信号がビット線BL1に生じる。このようにプレート線PL2のパルスをハイからローとした後にワード線WL3をオフし、読み出し信号(ビット線BL1の電位)を確定させる。

#### 【0048】

##### [タイミングS3]

制御線SL6をオンとしてパストランジスタTp6をオンとすることで、ビット線BL1の信号をセンスアンプ3の入力ノードNI1に伝達する。またその後、制御線SL6をオフしてパストランジスタTp6をオフすることで、入力ノードNI1に伝達した信号を保存する。

##### [タイミングS4]

次にワード線WL3を再度オンするとともに、PMOSパストランジスタTp1の制御線SL1をオンにして、ビット線BL1をVccにチャージする。これによってキャパシタC(\*)にはハイレベル側の信号である”1”が書き込まれる。

#### 【0049】

##### [タイミングS5]

制御線SL3をオンとしてビット線BL1、BL2を再度0Vにイコライズする。その後制御線SL3をオフにしてビット線BL1、BL2を浮遊状態にする。

##### [タイミングS6]

プレート線 PL 2 に再度パルスを印加し、キャパシタ C (\*) からの信号を読み出す。そしてプレート線 PL 2 の印加パルスをハイからローに戻すと、キャパシタ C (\*) に書き込んだ” 1 ”の残存信号がビット線 BL 1 に生じる。さらにプレート線 PL 2 のパルスをローとした後にワード線 WL 3 をオフし、2 度目の読み出し信号 (ビット線 BL 1 の電位) を確定させる。

[タイミング S 7]

制御線 SL 4 をオンし、パストランジスタ Tp 4 を導通させてビット線 BL 1 を隣接したビット線 BL 2 とショートする。これによって信号電荷は隣接ビット線に分配され、その電位は略 1/2 に変換され、最適な参照信号がつくられる。その後制御線 SL 4 はオフしておく。

【0050】

[タイミング S 8]

制御線 SL 5 をオンとしてパストランジスタ Tp 5 をオンとすることで、ビット線 BL 2 の信号をセンスアンプ 3 の入力ノード NI 2 に伝達する。その後、制御線 SL 5 をオフしてパストランジスタ Tp 5 をオフすることで、入力ノード NI 2 に伝達した信号を保存する。

[タイミング S 9]

差動型センスアンプ 3 を活性化させて、入力ノード NI 1, NI 2 の各信号を比較し、増幅する。これによって、タイミング S 7 で生成した参照信号を元に、タイミング S 2 で読み出されたセルデータの判定が行われる。

一方制御線 SL 3 はオンして、ビット線 BL 1, BL 2 は初期の 0 V イコライズ状態に戻しておく。

【0051】

このようなデータ判定方法を用いると、参照電位は読み出したメモリセル自身に書き込んだ” 1 ”データをもとに、各メモリセルごとに、ちょうど” 0 ”と” 1 ”の中間付近に自動的にアジャストされるように生成される。即ち図 1 (b) に示したように参照信号 rf11, rf12, rf13... を得ることができる。従って極めて高い動作マージンを得ることができ、強誘電体膜の特性がばらついてもエラーのないデータ判定が可能になる。

【0052】

なお、この図 3 の例は折り返しビット線構成について示したが、開放ビット線の場合でも同様の方式が使用できるのは言うまでも無い。またクロスポイント型についても上記手法は同様に適用できる。

また、強誘電体メモリの信号の取り出し方にはバリエーションがあり、例えば Symposium on VLSI Circuit のダイジェスト論文 12-3 (p127) にはビット線に生じた信号電荷をビット線に接続された第二の負荷容量に移し変え、該第二の負荷容量の電位変動をセンスする手法が提案されている。このような場合もビット線に生じた信号がセンシングに使用されていることに変わり無く、そのハイレベル側信号を、隣接した該第二の負荷容量間で配分すれば、同様に適切な参照信号を得ることが出来る。

【0053】

図 5 に、本例を用いた読み出し動作における、クロスポイント型強誘電体メモリでの信号分布の改善例を示す。

図 5 (a) は通常の (増幅型でない) クロスポイント型において、単にパルスをハイからローに落とした残存信号の分布例を示している。これを正規分布として最も適切な位置に単一の参照信号を与えた場合、エラーレートは  $3 \times 10^{-6}$  と見積もられる。但し、このような最適位置を設計段階で予測し、そこへ誤差無く参照信号を発生させるのは非常に困難であり、実際のエラーレートはさらに悪化する。

一方図 5 (b) は本発明に係る上記手法を適用し、各ビットごとに新鮮なハイレベル信号を略 1/2 にしたものを参照として用いた場合の” 1 ”” 0 ”信号の相対分布である。

この場合、特に”1”信号で著しい分布改善が認められ、エラーレートは $3 \times 10^{-8}$ に減少している。しかもこの場合では参照信号は自動的に発生するので、上述のような参照信号発生 の 困難も無い。

#### 【0054】

##### <第2の実施の形態>

ところで上記のようにビット線BLを電圧Vccにチャージして参照用の”1”をキャパシタCに書き込んだ場合、ビット線容量の充放電が従来より余分に必要となり、そのチャージに時間がかかる上、消費電力も増加する。ビット線は通常メモリセルキャパシタの十倍以上の容量を持つので、このような無駄は避けたい。

ところがこのことは、メモリセル内にビット線を介することなく”1”を書き込む機構を設けることで解決できる。このような第2の実施の形態の構成を図6に示す。

#### 【0055】

この場合、各メモリセルMC1, MC2, MC3・・・は、それぞれ上記図3のようにキャパシタCとアクセストランジスタTaを有しているが、さらにキャパシタCに電圧Vccをチャージするためのチャージ用トランジスタTcgが設けられている。

各メモリセルMCのアクセストランジスタTaは、それぞれワード線WL(WL1, WL2・・・)にゲートが接続され、ワード線デコーダ/ドライバ1(1a, 1b・・・)によって制御される。

また各メモリセルMCのチャージ用トランジスタcgは、そのゲートがチャージ制御線SLcg(SLcg1, SLcg2・・・)に接続され、それぞれチャージ用ドライバ5(5a, 5b・・・)によって制御される。

チャージ用トランジスタTcgのドレイン/ソースの一方は、定電圧ノード(例えばVcc)に接続され、他方はキャパシタCとアクセストランジスタTaの接続点(内部ノードNE)に接続されている。

#### 【0056】

図7に、図6の構成を採る場合の断面図を示す。

ビット線BLに直交方向(図面の奥行方向)に各プレート線PLが配され、各プレート線PLと拡散層からのコンタクト部に挟まれた強誘電体膜において強誘電体キャパシタCが形成される。

アクセスのためのワード線WLと、チャージ制御線SLcgは、図示するように図面奥行き方向に配列される。このワード線WLと、チャージ制御線SLcgに対してゲートが接続されるアクセストランジスタTa及びチャージ用トランジスタTcgは、図示するようにそれぞれ形成される。

チャージ用トランジスタTcgについては、そのソース/ドレインの一方に、電圧Vccの供給線としての拡散層Kを用い、それを隣接セル間で共有することによって、セル面積の増加を最小限に抑えている。

#### 【0057】

この図6、図7のような構成によれば、プレート線PLを接地するとともに、チャージ制御線SLcgをハイレベルにして、チャージ用トランジスタTcgをONすることによって、選択されたROWアドレス上のメモリセルMCに対し、ビット線BLを介することなくキャパシタCに電圧を印加し、高速に”1”を書き込むことが可能になる。

つまり、上記図4のタイミングS4において実行した処理、即ちビット線チャージを伴いながらキャパシタCには”1”を書き込んだ動作を、ビット線チャージを実行することなく、チャージ用トランジスタTcgをオンとするのみで実行できる。

従って、ビット線チャージによる時間が削減され、また消費電力も低減できるものとなる。

さらにこのような”1”書き込み機能があると、上記用途以外にもさまざまな利便が生ずる。例えば所望のワード線上のセルに一斉に”1”を書き込みたい場合、通常の書き込みより高速、低消費電力で実行できる。このような用途は図形の塗りつぶし等、実際の書き換えで生じる他、例えば強誘電体膜のインプリント劣化を回復させるため”0””1

”を交互に書き込む等の動作にも応用できる。

#### 【0058】

そしてまた、図6のようにチャージ用トランジスタTcgを有する場合、書込動作として好適な動作が実現される。

図8に書き込みの際のタイミングチャートを示す。

図8において書込サイクルを構成する各タイミングをタイミングW1～W5で示す。図8ではこの各タイミングにおけるワード線WL、チャージ制御線SLcg、ビット線BL、プレート線PL、及び内部ノードNEについて、各電圧状態を示している。なお、ワード線WL、チャージ制御線SLcg、ビット線BL、プレート線PLは、それぞれ書込のために選択されたメモリセルに対応する線である。

#### 【0059】

本例ではメモリセルのアクセス動作は1Vと2Vの2系統の電源よりなっている。ビット線BL及び選択ワード線WLは1Vで動作し、プレート線PL及びチャージ制御線SLcgは2V及び2Vから昇圧した3Vで動作する。メモリセルにチャージ用トランジスタTcgを介して供給されるチャージ用電源Vccは2Vが使用されている。

動作手順は以下のとおりである。

#### 【0060】

##### [タイミングW1]

チャージ制御線SLcgをハイレベル(3V)に駆動し、チャージ用トランジスタTcgを導通させて、強誘電体キャパシタCの電極の一端である内部ノードNEを2Vにチャージする。

このときプレート線PLは接地されているので、キャパシタCには2Vが印加され、“1”が書き込まれる。

一方、ビット線BLには所望の書込データに応じた信号を印加しておく。即ち“0”を書き込みたい場合は0V、“1”を書き込みたい場合は1Vに設定する。

##### [タイミングW2]

プレート線PLを2Vにして“1”書き込みを終了する。

##### [タイミングW3]

チャージ制御線SLcgをローにしてチャージ用トランジスタTcgをオフさせる。また選択ワード線WLをハイ(1V)に駆動する。この時ビット線BLが0V(つまり書込データが“0”)であれば、アクセストランジスタTaがオンし、ノードNEは0Vに駆動される。プレート線PLは2Vとされているため、キャパシタCには-2Vが印加され、“0”が書き込まれることになる。

一方ビット線(5b)が1V(つまり書込データが“1”)であった場合、アクセストランジスタTaはオフのままであるため、ノードNEは浮遊状態のまま2Vに留まる。従ってキャパシタCにはタイミングW1で書き込まれた“1”がそのまま保存される。

##### [タイミングW4]

プレート線PLを0Vにして“0”書き込みを終了する。

##### [タイミングW5]

ワード線WLをオフし、ビット線BLを0Vに戻して書き込み工程を完了する。

#### 【0061】

このような手順で書き込みを行えば、ビット線BLは1Vの振幅でよく、消費電力を大幅に低減できる。また“1”書き込みとビット線の駆動は、タイミングW1において並行して行うことが可能であり、アクセス時間の低減にも有効である。

#### 【0062】

##### <第3の実施の形態>

第3の実施の形態として、増幅型のクロスポイント型メモリとしての構成例を図9に示す。

この例では上述の第2の実施の形態のようなVccチャージ機構とともに、隣接ユニット間で信号を分配させる機構が内蔵されている。

**【0063】**

図9では、或る1つのメモリユニット部分を示しているが、セルストリングSSは、共通ノード電極NE1に接続された複数(n個)のキャパシタC1~Cnで構成される。

セルストリングSSを構成する各キャパシタCはそれぞれ別個のデータを記憶するものとされ、それぞれ独立したプレート線PL1~PLnで制御される。

**【0064】**

また、それぞれFETによる、読出用アクセストランジスタTr、書込用アクセストランジスタTw、センストランジスタTsが設けられる。

センストランジスタTsはディプレッション型のNチャンネルMOS-FETであり、そのゲートは共通ノード電極NE1に接続されている。さらにそのソース/ドレインは、一方が例えばグランド電位に接続され、他方が読出用アクセストランジスタTrを介してビット線BLに接続されている。

読出用アクセストランジスタTrは、ソース/ドレインの一方がセンストランジスタTsに接続され、他方がビット線BLに接続される。またゲートは読出ワード線WLrに接続され、従って読出用アクセストランジスタTrは、読出ワード線WLrによってオン/オフ制御される。

書込用アクセストランジスタTrは、ソース/ドレインの一方が共通ノード電極NE1に接続され、他方がビット線BLに接続される。またゲートは書込ワード線WLwに接続され、従って書込用アクセストランジスタTwは、書込ワード線WLwによってオン/オフ制御される。

**【0065】**

さらに図9のメモリユニット内には、リセット用トランジスタTrstと、電圧Vccのチャージ用トランジスタTcgと、信号分配用トランジスタTstが設置されている。

リセット用トランジスタTrstは、ソース/ドレインの一方が共通ノード電極NE1に接続され、他方が接地される。またゲートはリセット制御線SLrstに接続され、従ってリセット用トランジスタTrstは、リセット制御線SLrstによってオン/オフ制御される。

このリセット用トランジスタTrstは、キャパシタCから信号を受け取るノードである共通ノード電極NE1を、ビット線BLを介さずに接地することを可能にする。

**【0066】**

チャージ用トランジスタTcgは、ソース/ドレインの一方が共通ノード電極NE1に接続され、他方が電圧Vccの固定電圧ノードに接続される。またゲートはチャージ制御線SLcgに接続され、従ってチャージ用トランジスタTcgは、チャージ制御線SLcgによってオン/オフ制御される。

このチャージ用トランジスタTcgは、共通ノード電極NE1を、ビット線BLを介さずに電圧Vccにチャージすることを可能にする。

**【0067】**

信号分配用トランジスタTstは、ソース/ドレインの一方が共通ノード電極NE1に接続され、他方が隣接するメモリユニットの共通ノード電極NE2に接続される。またゲートは信号分配制御線SLstに接続され、従って信号分配用トランジスタTstは、信号分配制御線SLstによってオン/オフ制御される。

この信号分配用トランジスタTstは、共通ノード電極NE1を、隣接するメモリユニットの共通ノード電極NE2とショートすることを可能とする。

**【0068】**

図10には、これら各トランジスタの配置例を断面図で示す。

ビット線BLに直交方向(図面の奥行き方向)に各プレート線PL1~PLnが配され、各プレート線PLと、拡散層からのコンタクト部に接続された共通ノード電極NE1に挟まれた強誘電体膜において強誘電体キャパシタC1~Cnが形成される。

読出ワード線WLr、書込ワード線WLw、チャージ制御線SLcg、リセット制御線SLrst、信号分配制御線SLstは、それぞれ図示するように図面奥行き方向に配列

される。

これら読出ワード線  $WL_r$ 、書込ワード線  $WL_w$ 、チャージ制御線  $SL_{cg}$ 、リセット制御線  $SL_{rst}$ 、信号分配制御線  $SL_{st}$  に対してゲートが接続される読出用アクセストランジスタ  $Tr$ 、書込用アクセストランジスタ  $T_w$ 、チャージ用トランジスタ  $T_{cg}$ 、リセット用トランジスタ  $T_{rst}$ 、信号分配用トランジスタ  $T_{st}$  は、それぞれ図示するように形成される。

ここで、グラウンド配線 ( $GND$ ) と電源配線 ( $VCC$ ) は拡散層で形成されており、各トランジスタの制御線 ( $SL_{cg}$ 、 $SL_{rst}$ 、 $SL_{st}$ ) と共に、ワード線  $WL_w$ 、 $WL_r$  と同方向に走査されている。

これらの各トランジスタ ( $T_{cg}$ 、 $T_{rst}$ 、 $T_{st}$ ) や制御線配線 ( $SL_{cg}$ 、 $SL_{rst}$ 、 $SL_{st}$ ) はキャパシタ  $C$  の下層に配置することで、セル面積の増加なく追加されている。

#### 【0069】

図9のように構成されるメモリユニットからの読み出し動作の為の制御回路の例を図11に示す。

図11において、メモリユニット  $MU$  は図9の構成となる。なおこの図ではワード線方向の配線として読出ワード線  $WL_r$  のみを示しており、他は省略している。

#### 【0070】

ビット線  $BL$  にはクランプトランジスタ  $TCL$  が設けられる。

クランプトランジスタ  $TCL$  のソース／ドレインのそれぞれは、ビット線  $BL_1$  と比較判定回路10の入力ノード  $ND$  に接続されている。

このクランプトランジスタ  $TCL$  は、そのゲートに接続された制御線  $G_3$  を例えば ( $V_{cc}/2$ ) とすることで、寄生容量の大きいビット線  $BL$  の電位を ( $V_{cc}/2 - V_{th}$ ) にクランプし、その振幅を非常に小さく抑える。

#### 【0071】

またビット線及び入力ノード  $ND$  に対するチャージ回路として、 $P$  チャンネル  $MOSFET$  によるトランジスタ  $SW_2$ 、トランジスタ  $TCG$ 、及び  $N$  チャンネル  $MOSFET$  によるトランジスタ  $SW_1$  が設けられる。

トランジスタ  $SW_2$  のゲートは制御線  $G_2$  に接続される。またソース／ドレインの一方は電圧  $V_{cc}$  の固定電圧ノードに接続され、他方はトランジスタ  $TCG$  に接続される。即ちチャージ用スイッチとなる。

トランジスタ  $SW_1$  のゲートは制御線  $G_1$  に接続される。またソース／ドレインの一方は接地され、他方は入力ノード  $ND$  及びトランジスタ  $TCG$  に接続される。即ち接地用スイッチとなる。

トランジスタ  $TCG$  は、ゲート及びソース／ドレインの一方が、入力ノード  $ND$  に接続されている。

#### 【0072】

トランジスタ  $TCG$  は、平衡状態においてメモリユニット  $MU$  を流れる電流と同一の電流をビット線  $BL$  に供給するが、それによって比較判定回路10の入力ノード  $ND$  にはメモリユニット電流に応じた異なる電位が発生する。

比較判定回路10は、一回目の読み出しで生じた入力電位と、二回目の読み出しで生じた参照入力電位を比較することで、データ判定を実行する。

#### 【0073】

上記図9のメモリユニットと図11の制御回路を用いたメモリの具体的読み出し動作を、図12のタイミングチャートを参照しながら説明する。図9のキャパシタ  $C_1$  からの読出を例に採る。

図12において読出サイクルを構成する各タイミングをタイミング  $s_1 \sim s_9$  で示す。図12ではこの各タイミングにおける読出ワード線  $WL_r$ 、プレート線  $PL_1$ 、プレート線  $PL_2 \sim PL_n$ 、共通ノード電極  $NE_1$ 、 $NE_2$ 、リセット制御線  $SL_{rst}$ 、チャージ制御線  $SL_{cg}$ 、信号分配制御線  $SL_{st}$ 、入力ノード  $ND$ 、制御線  $G_2$ 、 $G_1$  につい

て、以下の説明に相当する各電圧状態を示している。

【0074】

[タイミング s 1]

初期状態ではメモリユニットMUの内部の共通ノード電極NE1とプレート線PL1～PLnは全て0Vに接地されている。またビット線BL及び判定回路への入力ノードNDも接地されている。

ここでタイミングs1でリセット制御線SLrstをオフして共通ノード電極NE1を浮遊状態にするとともに、制御線G1, G2によりトランジスタSW1をオフ、トランジスタSW2をオンとして、ビット線BLと入力ノードNDへのチャージを開始する。

[タイミング s 2]

プレート線PL1にパルスを印加し、強誘電体キャパシタC1からの信号を読み出す。タイミングs3に至る前にプレート線PL1の印加パルスをハイからローに戻すと、キャパシタC1の記憶データに応じて”0”または”1”の残存信号が共通ノード電極NE1に生じる。

[タイミング s 3]

読出ワード線WLrをオンすることで、共通ノード電極NE1のレベルに依存した電流がメモリユニットMUに流れ、そのレベルに依存して入力ノードNDの電位が変動して、1回目の読出に応じた信号が生ずる。比較判定回路10はその信号を保存する。

【0075】

[タイミング s 4]

次に選択ユニットの選択プレート線PL1は0Vに、他のプレート線PL2～PLnは浮遊状態にした状態で、チャージ制御線SLcgをオンして、ビット線BLを介することなくメモリユニット内部の共通ノード電極NE1を電圧Vccにチャージする。これによってキャパシタC1にはハイレベル側の信号である”1”が書き込まれる。

[タイミング s 5]

選択ユニットのリセット制御線SLrstをオンして共通ノード電極NE1を再度0Vにイコライズし、さらにはその後にはリセット制御線SLrstをオフにして、浮遊状態にする。プレート線PL1～PLnは全て接地する。

[タイミング s 6]

プレート線PL1に再度パルスを印加し、キャパシタC1からの信号を読み出す。パルスがハイからローに戻ると、タイミングs4で書き込んだ”1”の残存信号が共通ノード電極NE1に生じる。

【0076】

[タイミング s 7]

信号分配制御線SLstをオンし、選択ユニットの共通ノード電極NE1を隣接した非選択ユニットの共通ノード電極NE2とショートする。これによって信号電荷は隣接電極に分配され、その電位は略1/2に変換され、最適な参照電位がつくられる。その後信号分配制御線SLstはオフしておく。

[タイミング s 8]

読出ワード線WLrをオンすることで、共通ノード電極NE1のレベルに依存した電流がメモリユニットMUに流れ、そのレベルに依存して入力ノードNDの電位が変動して、上記参照電位に応じた参照信号が生ずる。比較判定回路10は、上記タイミングs3で保存していた信号と、上記参照信号の比較を行い、データを判定する。

[タイミング s 9]

制御線G2をオフしてビット線BLのチャージ回路を停止し、制御線G1をオンしてビット線BLを接地状態に戻す。さらに選択ユニットのリセット制御線SLrstと、図示されない隣接ユニットのリセット線をオンして、共通ノード電極NE1, NE2も接地状態に戻す。

【0077】

以上のような読出動作では、メモリセルへの参照用”1”の書き込みがビット線BLを

充放電させることなく実施されており、高速かつ低消費電力での読み出しが可能となる。

#### 【0078】

尚、比較判定回路10としては、図3で前述した方式を応用して、差動センスアンプ3の入力対に、上記1回目の読出に応じた信号と、上記参照信号をスイッチで選択してそれぞれ流入させても良いが、その他にもさまざまな判定回路が存在し得る。

例えばISSCC2003論文ダイジェストの16.1(p278)には、入出力間にショートスイッチを設けたインバータによるコンパレータを備えた比較判定回路が記載されており、これを用いることができる。

#### 【0079】

ところで図9のようなクロスポイント型メモリにおいても、チャージ用トランジスタTcgを利用して有用な書込動作が実現できる。

図13に書き込みの際のタイミングチャートを示す。

図13においては書込サイクルを構成する各タイミングをタイミングW11~W19で示している。そしてこの各タイミングにおける書込ワード線WLw、チャージ制御線SLcg、選択プレート線PL1及び非選択プレート線PL2~PLn、ビット線BL、及び共通ノード電極NE1について、各電圧状態を示している。なお、ここではキャパシタC1への書込の例とするため、選択プレート線がPL1となるものである。

#### 【0080】

本例ではメモリセルのアクセス動作は1Vと2.1Vの2系統の電源よりなっている。ビット線BL及び書込ワード線WLwは1Vで動作し、プレート線(PL1~PLn)及びチャージ制御線SLcgは2.1V及び2.1Vから昇圧した3.0Vで動作する。メモリセルにチャージ用トランジスタTcgを介して供給されるチャージ用電源Vccは2.1Vが使用されている。

尚、読出ワード線WLrとリセット制御線SLrstは、書き込み時は常時オフであり、このタイミングチャートには記載されていないが、1V動作で良い。

動作手順は以下のとおりである。

#### 【0081】

##### [タイミングW11]

チャージ制御線SLcgをハイレベル(3V)に駆動し、チャージ用トランジスタTcgを導通させて、強誘電体キャパシタ群(セルストリングSS)が接続された共通ノード電極NE1を2.1Vにチャージする。

この時選択プレート線PL1は接地されているため、選択キャパシタC1には2.1Vが印加され、“1”が書き込まれる。

また非選択プレート線(PL2~PLn)は浮遊状態となっており、共通ノード電極NE1とのカップリングによって略2.1Vに上昇し、非選択キャパシタ(C2~Cn)に電圧は印加されない。

一方、ビット線BLには所望の書き込みデータに応じた信号を印加しておく。即ち“0”を書き込みたい場合は0V、“1”を書き込みたい場合は1Vに設定する。

##### [タイミングW12]

プレート線(PL1~PLn)を全て1.4V、即ち(2/3)Vccにイコライズする。これに伴って非選択キャパシタ(C2~Cn)には0.7Vが印加されるが、その量は小さいので状態は殆ど変化しない。

##### [タイミングW13]

チャージ制御線SLcgをローに戻し、チャージ用トランジスタTcgをオフとして共通ノード電極NE1をVccから切り離し浮遊状態にする。

##### [タイミングW14]

プレート線(PL1~PLn)を全て0.7V、即ち(1/3)Vccに駆動する。これに伴って共通ノード電極NE1は上記プレート線とのカップリングで駆動され、2.1Vから略1.4Vにまでその電位が低下する。

##### [タイミングW15]



今度は書込ワード線WLwをハイ(1V)に駆動する。この時ビット線BLが0V(つまり書込データが"0")であれば書込用アクセストランジスタTwがオンし、共通ノード電極NE1は0Vに駆動される。これによってキャパシタ群(C1~Cn)には-0.7Vが印加されるが、その値は小さいので状態は殆ど変化しない。

一方ビット線BLが1V(つまり書込データが"1")であった場合、書込用アクセストランジスタTwはオフしたままであり、共通ノード電極NE1は浮遊状態のまま1.4Vに留まる。この時キャパシタ群(C1~Cn)に印加されるのは0.7Vであり、その値は小さいので状態は殆ど変化しない。

[タイミングW16]

ここで選択プレート線PL1のみを2.1Vに駆動する。これによってビット線BLが0Vの場合、即ち"0"書き込みの設定がなされている場合には、選択キャパシタC1に-2.1Vが印加され、"0"が書き込まれる。

一方ビット線BLが1Vの場合、選択キャパシタC1には-0.7Vが印加されるが、その値は小さいので状態は殆ど変化しない。従ってタイミングW11で書き込まれた"1"がそのまま保存される。

[タイミングW17]

選択プレート線PL1を0.7Vに戻して"0"書き込みを終了する。

[タイミングW18]

プレート線(PL1~PLn)、及びビット線BLを全て0Vにイコライズする。これによって全キャパシタへの印加電圧が0Vに戻る。

[タイミングW19]

書込ワード線WLwをオフして書き込み工程を完了する。

【0082】

このような手順で書き込みを行えば、選択キャパシタのみに所望のデータを書き込むことが出来る。非選択キャパシタへの印加電圧は略±0.7V、即ち(1/3)Vccに留まるので、反転には至らず、その記憶状態は保存される。

またビット線BLは1Vの振幅でよく、消費電力を大幅に低減できる。また"1"書き込みとビット線BLの駆動は並行して行うことが可能であり、アクセス時間の低減にも有効である。

【0083】

<第4の実施の形態>

第4の実施の形態は、上記第3の実施の形態のような第一及び第二の電流読み出しにおける電流信号の判定を、より簡便に、少ない回路規模で実現するものである。図14にその判定回路例を示す。

この回路は、図11の回路のチャージ用のトランジスタTCGのゲートと入力ノードNDの間にスイッチトランジスタSW4を挿入した構成となっている。またこの時、比較判定回路11として示している回路は、実際には特別な比較判定機能を持つ必要はなく、単なるラッチでもよいし、或いはデータバスを直接つないでも良い。

【0084】

この場合の動作の上記第3の実施の形態の例との相違は、一回目のビット線チャージと読み出しを行った後、上記スイッチトランジスタSW4をオフし、トランジスタTCGのゲート電位を保存した状態で二回目のビット線チャージと読み出しを行う点である。

その概念図を図15に示す。

【0085】

まず一回目のビット線チャージと読み出しは、図15(a)のようにスイッチトランジスタSW4を導通させて行う。メモリユニットMUの読み出し電流に応じて入力ノードNDの電位が確定したところでスイッチトランジスタSW4をオフし、チャージ用のトランジスタTCGのゲート電位を保存する。この時メモリユニットMUの電流とチャージ用のトランジスタTCGの供給電流は均衡しており、ともにi1である。

【0086】

二回目のビット線チャージと読み出しは、図15(b)のようにスイッチトランジスタSW4をオフしたままで行う。この時チャージ用のトランジスタTCGのゲートには一回目の信号電位が保存されているので、トランジスタTCGには一回目と同じチャージ電流*i*<sub>1</sub>が流れる。一方メモリユニットMUにはその記憶データに応じた2回目の読み出し電流*i*<sub>2</sub>が流れる。

入力ノードNDには、上述のチャージ電流*i*<sub>1</sub>と二回目の読み出しにおけるユニット電流*i*<sub>2</sub>の差分、即ち一回目と二回目のユニット電流の差分(*i*<sub>1</sub> - *i*<sub>2</sub>)に相当する電荷が蓄積されていく。例えば*i*<sub>2</sub>が参照電流であった場合、*i*<sub>1</sub>がハイレベルであれば入力ノードNDの電位はV<sub>cc</sub>近くにまで上昇し、*i*<sub>1</sub>がローレベルであれば0V近くにまで下降する。

即ち自動的な増幅判定が行われる。

【0087】

なお、この回路は本発明にかかる自己参照判定方式にも無論適しているが、磁性体膜の磁化方向によってデータを記憶するMRAMや、カルコゲナイド膜の結晶状態でデータを記憶するOUM等、他メモリの自己参照判定にも応用することが出来る。さらに用途は自己参照に限定されるものでもなく、同一のビット線上で一回目のアクセスと二回目アクセスについて電流を比較判定する、あらゆる半導体メモリの用途に使用できる。例えば同一のビット線上にダミーセルを設け、一回目は選択セルを、二回目はダミーセルをアクセスして両者を比較する場合にも有効である。

【0088】

以上、本発明の実施の形態として第1から第4の実施の形態について説明したが、本発明はこれらの構成及び動作に限定されない。例えば第3の実施の形態としては増幅型クロスポイントメモリと呼ばれる構成をもとにした例であるが、増幅型ではないクロスポイントメモリにおいても本発明が適用できることは言うまでもない。

【図面の簡単な説明】

【0089】

【図1】 本発明のデータ判定方法の説明図である。

【図2】 本発明のデータ判定方法における強誘電体キャパシタの挙動の説明図である。

【図3】 本発明の第1の実施の形態の構成の説明図である。

【図4】 第1の実施の形態のデータ読出動作のタイミングチャートである。

【図5】 実施の形態による改善効果の説明図である。

【図6】 本発明の第2の実施の形態の構成の説明図である。

【図7】 第2の実施の形態の構造の説明図である。

【図8】 第2の実施の形態のデータ書込動作のタイミングチャートである。

【図9】 本発明の第3の実施の形態の構成の説明図である。

【図10】 第3の実施の形態の構造の説明図である。

【図11】 第3の実施の形態の制御回路構成の説明図である。

【図12】 第3の実施の形態のデータ読出動作のタイミングチャートである。

【図13】 第3の実施の形態のデータ書込動作のタイミングチャートである。

【図14】 本発明の第4の実施の形態の制御回路構成の説明図である。

【図15】 第4の実施の形態の制御回路の動作の説明図である。

【図16】 強誘電体キャパシタによる半導体メモリの構成の説明図である。

【図17】 強誘電体キャパシタの挙動の説明図である。

【図18】 クロスポイント型強誘電体メモリの説明図である。

【図19】 増幅型クロスポイント型強誘電体メモリの説明図である。

【図20】 強誘電体キャパシタの信号バラツキの説明図である。

【符号の説明】


【0090】

1 ワード線デコーダ／ドライバ、2 プレート線デコーダ／ドライバ、3 センサア


ンプ、WL ワード線、BL ビット線、PL プレート線、C キャパシタ、Ta アクセストランジスタ、Tp パストランジスタ、Tcg チャージ用トランジスタ、Trst リセット用トランジスタ、Tst 信号分配用トランジスタ

【書類名】 図面  
【図 1】


(a)




(b)




【図 2】




【図 3】



【図 4】




【図 5】







【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】



【図 12】




【図 13】






【図 15】







【図 16】




【図 17】




【図 18】



【図 19】



【図 20】



【書類名】 要約書

【要約】

【課題】 読出動作マージンを飛躍的に拡大させ、誤読み出しを防止する。また読出／書込動作を高速かつ低消費電力で可能とする。

【解決手段】 1 回目の読出パルスメモリセルに印加して、記憶データに応じた第 1 の信号を発生させる。次にメモリセルにハイレベル側の信号に相当する参照信号発生用データを書き込む。次に 2 回目の読出パルスメモリセルに印加して、参照信号発生用データに応じた第 2 の信号を発生させる。次に第 2 の信号に基づいて参照信号を発生させる。そして上記第 1 の信号と上記参照信号を比較して、メモリセルに記憶されていた記憶データを判定する。書込時は、最初にビット線を介することなくメモリセルに対してハイレベルのデータを書き込む。そしてビット線には書込データに応じたハイレベル又はローレベルの信号を印加しておき、ビット線にローレベルの信号が印加されていた場合に、ビット線からメモリセルにローレベルのデータが書き込まれるようにする。

【選択図】 図 4

## 認定・付加情報

特許出願の番号	特願 2003-280608
受付番号	50301238598
書類名	特許願
担当官	第五担当上席 0094
作成日	平成 15 年 8 月 1 日

## &lt;認定情報・付加情報&gt;

## 【特許出願人】

【識別番号】	000002185
【住所又は居所】	東京都品川区北品川 6 丁目 7 番 35 号
【氏名又は名称】	ソニー株式会社

## 【代理人】

申請人

【識別番号】	100086841
【住所又は居所】	東京都中央区新川 1 丁目 2 7 番 8 号 新川大原ビル 6 階

【氏名又は名称】	脇 篤夫
----------	------

## 【代理人】

【識別番号】	100114122
【住所又は居所】	東京都中央区新川 1 丁目 2 7 番 8 号 新川大原ビル 6 階 脇特許事務所

【氏名又は名称】	鈴木 伸夫
----------	-------

特願 2 0 0 3 - 2 8 0 6 0 8

出 願 人 履 歴 情 報

識別番号 [ 0 0 0 0 0 2 1 8 5 ]

1. 変更年月日	1 9 9 0 年 8 月 3 0 日
[変更理由]	新規登録
住 所	東京都品川区北品川 6 丁目 7 番 3 5 号
氏 名	ソニー株式会社